摘要:静态随机存储器(static Random Acces s Memory,SRAM)的功能测试用来检测该集成电路(IC)是否有功能缺陷,而目前大部分测试程序都只是集中在如何提高IC测试覆盖度,却很少能够做到检测IC是否有缺陷的同时分析这些缺陷的物理失效机理。本文介绍了一种利用不同测试算法组合测试的方法,在检测IC是否有缺陷同时,还能进行失效故障模型的分析,进一步利用该故障模型可以推测出具体的物理失效机理。该方法能显著提高测试中电性失效分析(EFA)的能力,进而提高了物理失效分析和IC制程信息反馈的效率和能力。 关键词:SRAM;测试流程;故障模型;失效机理;失效分析;电性分析
1 存储器的测试算法与故障模型
目前随机存储器(RAM)(如sRAM、DRAM等)的CP(chipProbing)与FT(nhalTest)测试主要分为直流(DC)参数测试和由测试算法组成的功能测试。DC参数测试在业界已经形成共识,而功能测试相对比较复杂。这里重点介绍功能测试中检测不同故障时所采用的不同测试算法。
最早的测试算法包括MscAN,Butterfly,Checkerhoard,COLBAR,DIAPAT,Marching 0’s/1’s,waking O’s/1’s,cALPAT,GALTOL等。这些算法基本上都只是基于设计的考虑,对测试的效率、完整性和有效性没有很高的要求。在1979年Nair提出了利用MATS(Modified Algorithmic Test Sequence)算法可以有效地检测地址译码器中出现的失效问题。后来Suk和Reddy描述了著名的由有限的操作序列组成的March测试。Abadir、Reghbati和Van deGoor精确定义和描述了这些测试。MATS和March算法都已经衍生出很多算法。这里介绍在本文中所采用的几种算法:ScanZero、Scanone、MATS+、MATS++、MarchC-,如表l所示。其中rO/rl:从存储器当前存储单元读0或1;wO/w1:在存储器内当前存储单元写0或写1;↑/↓:升高或降低存储器地址顺序;↑↓:地址顺序可以是升高,也可以是降低。
IC中可能出现的失效缺陷有很多,而且各种不同类型RAM的物理构造也不尽相同。因此,所有的故障都用固定的物理检查几乎是不可能的。比较常用的分析方法是将存储器的物理故障缺陷转化为逻辑故障,这样就使测试方法与电路技术和制造技术无关,使之简单化,并使我们能使用固定的逻辑故障模型来分析这些缺陷。目前永久功能故障模型的分类主要分为以下几种:固定故障(Stuck At Fault,SAF)、断开故障(Stuck Open Fauk,SOF)、转换故障(Transition Fault,TF)、耦合故障(Coupling Fault,CF)和地址译码故障(Address Fault,AF)。固定故障可以分为存储单元固定为1或0的故障(stuck at1 or O)。各种算法对逻辑故障的覆盖度是有区别的,如表2所示。
Van de Goor已经给出了这些算法可检测的故障模型的详细证明。这对于RAM类型的产品都是适用的。下面我们介绍如何利用这一覆盖度区别来检测SRAM的故障模型。
2 故障模型的检测
根据表2的规律,我们设计出了针对SRAM功能测试的流程,如图1。在图中,Q(m+),Qz和Qo分别表示在MATS+,ScanZero和ScanOne测试中检测到的失效(fail)的基本存储单元(bit)的数量;a表示在金属层中连接到同一条字线(Word Line,WL)的基本存储单元的数量;n表示整数(1,2…)。根据SOF定义,出现SOF故障的存储单元逻辑控制已经失效,无法进行读或写,那么理论上是进行什么操作都会失效的,比如ScanZero和ScanOne都应该可以检测出SOF的失效。但是对SRAM进行大量测试实验后观察到,几乎从没发现过ScanZero和ScanOne都出现失效的存储单元。出现这种情况是由于SRAM内部的信号放大器误判造成的。具体哪部分会在ScanZero或ScanOne出现失效,由芯片内部物理电路随机决定。
如果ScanZero和SeanOne的测试中出现失效的bits要么全部出现在ScanZero,要么全部出现在SeanOne,那么显然这些出现失效的bits全部属于SAF。如果在ScanZero和ScanOne中都检测出有失效的bits那么要继续MATS+测试,进行进一步确认并分以下几种情况来讨论:
